Minggu, 25 Juli 2021

Programmable Logic Device (PLD)

 

Programmable Logic Device (PLD)


PLD merupakan komponen elektronik yang dapat digunakan untuk membangun rangkaian digital sesuai dengan keinginan perancang. PLD menghubungkan beberapa gerbang logika yang diatur oleh perancang hardware. Pemrograman logika berarti bahwa desain chip baru dapat dicoba dan dapat dengan mudah diubah tanpa membutuhkan biaya untuk penyelesai- an chip dalam pabrik semikonduktor. Dengan demikian memori yang berdasarkan PLD dapat diprogram berkali – kali, yang memungkinkan produk dapat dikembangkan oleh pengguna, bukan hanya oleh pabrik saja.

Berdasarkan jumlah gerbang logika yang dimiliki, PLD dapat dibagi atas tiga tipe, yaitu Simple Programmable Logic Device (SPLD), Complex Programmable Logic Device (CPLD), dan Field Programmable Gate Array (FPGA). Dalam tulisan jejak ini lebih dibahas tentang FPGA saja.

FIELD PROGRAMMABLE GATE ARRAY (FPGA)

Field Programmable Logic Array (FPGA) adalah Integrated Circuit (IC) digital yang berisi sekumpulan blok logika yang dapat dikonfigurasi.

FPGA memiliki tiga bagian sumber daya, yaitu :

  1.   CConfigurable Logic Blocks (CLB), sebagai blok logika merupakan blok untuk membangun komponen – komponen kombinasional / sekuensial.
  2.  Input/Output Blocks (IOB), sebagai blok I/O merupakan blok untuk mengirimkan sinyal keluar dari chip dan sekaligus membaca sinyal yang masuk ke dalam chip.
  3. Programmable Switch Matrix (PSM), sebagai blok koneksi merupakan penghubung yang bisa diatur sedemikian rupa guna menghubungkan antar CLB dan CLB dengan IOB secara horizontal maupun vertikal serta memiliki kemampuan untuk mengirimkan data ke banyak sumber untuk dijadikan input. Jadi output dari CLB yang satu dapat dihubungkan ke input CLB yang lain melalui multiple PSM.

Struktur umum FPGA ditunjukkan pada Gambar 1, tetapi masing – masing vendor memiliki cara tersendiri dalam mengatur isi dari struktur masing – masing blok. Proses pemrograman pada FPGA dapat dilihat pada Gambar 2. Dalam proses pemrograman tersebut terbagi kedalam beberapa tahap yaitu tahap awal berupa design entryfunctional simulation, synthesis, implementation, timing simulation, dan device programming.

Gambar 1. Struktur Umum FPGA



Gambar 2. Blok Diagram Pemrograman Pada FPGA

Berikut penjelasan dari masing – masing blok diagram pemrograman pada FPGA.

1. Design Entry

Pada bagian ini, user memulai proses perancangan rangkaian logika yang akan diimplementasikan dalam PLD. Proses perancangan ini dapat dikerjakan dalam dua cara yang berbeda, yaitu text entry dan schematic entry.

Text entryuser harus mengerti bahasa pemrograman Hardware Definition Language (HDL) seperti VHDL atau Verilog. Sedangkan Schematic entry merupakan cara mendesain rangkaian logika berdasarkan rancangan schematic.

Gambar 3. Text Entry Using VHDL


2. Functional Simulation

Tujuan dari functional simulation dalam design flow adalah memastikan bahwa desain rangkaian logika yang dibuat bekerja sesuai dengan keinginan user. Proses ini disimulasikan dengan memberikan input waveforms dan mengecek output untuk semua kemungkinan kombinasi  input menggunakan waveform editor. Selain menggunakan waveform simulator, dapat juga menggunakan ModelSim simulator.


Gambar 5. Waveform Simulator

Gambar 6. Modelsim Simulator

3. Synthesis

Pada proses ini rangkaian logika yang dibuat akan dioptimasi dengan meminimalkan jumlah penggunaan gerbang, mengganti elemen logika dengan elemen logika lain yang mempunyai fungsi sama, tetapi lebih efisien dalam penggunaan gerbang, serta mengeliminasi logika yang tidak diperlukan.

Hasil terakhir dari proses synthesis adalah netlist yang mendeskripsikan rangkaian logika yang sudah dioptimasi. Netlist adalah daftar connection yang mendeskripsikan komponen dan bagaimana komponen tersebut saling tersambung.

4. Implementation

Proses ini meliputi mappingplacing, dan routing design sehingga desain tersebut dapat diimplementasikan ke IC FPGA sesuai dengan arsitektur dan konfigurasi pin IC FPGA tersebut. Proses implementation ini dapat juga disebut proses fitting dimana tool fitter CAD (Computer Aided Design) menentukan penempatan dari elemen – elemen logic yang terdefinisi pada netlist ke dalam elemen – elemen logic pada chip FPGA aktual.

5. Timing Simulation

Proses ini memverifikasi rangkaian tersebut bekerja dengan frekuensi yang diinginkan dan tidak ada propagation delay atau permasalahan waktu lain yang akan berpengaruh kepada sistem secara keseluruhan.

6. Device Programming

Proses ini akan membuat bitstream yang merepresentasikan desain akhir. Desain akhir berupa rangkaian yang telah dirancang diimplementasikan dalam chip FPGA oleh pemrograman switch konfigurasi (configuration switch) yang mengkonfigurasi elemen – elemen logic dan menetapkan sambungan kabel yang dibutuhkan.

HARDWARE DEFINITION LANGUAGE (HDL)

HDL merupakan bahasa pemrograman untuk hardware FPGA dimana terdiri atas dua jenis yaitu VHSIC-HDL dan Verilog-HDL, dan jika disingkat maka keduanya dapat dituliskan sebagai VHDL namun huruf ‘V’ pada akronim tersebut memiliki makna yang berbeda. Kedua jenis HDL ini diimplementasikan pada tipe FPGA yang berbeda. VHSIC-HDL diimplementasikan pada FPGA tipe Altera dengan Quartus sebagai software engine-nya, sedangkan Verilog-HDL diimplementasikan pada FPGA tipe Xillinc. Karena FPGA yang dimaksud dalam blog ini adalah FPGA tipe Altera maka HDL yang dibahas adalah VHSIC-HDL.

VHSIC-HARDWARE DEFINITION LANGUAGE (VHDL)

VHSIC merupakan kepanjangan dari Very High Speed Integrated Circuit. Bahasa pemrograman ini telah dikembangkan oleh departemen pertahanan dengan tujuan untuk mengembangkan suatu generasi baru dari IC dengan kecepatan tinggi. Sebuah tim dari departemen pertahanan telah ditugaskan untuk mengembangkan bahasa ini, dan versi pertama telah diluncurkan pada tahun 1985. Setelah itu bahasa ini disahkan pada tahun 1987 oleh Institute of Electrical and Electronics Engineers (IEEE) dan menjadi standar IEEE 1076-1987.

Deskripsi VHDL terdiri dari unit desain primer dan sekunder. Unit desain primer adalah entity dan architecture, sedangkan unit desain sekunder adalah package dan package body. Unit desain sekunder selalu berhubungan dengan unit desain utama. Kumpulan dari unit desain ini disimpan di dalam library.

·         Entity

Suatu entity merupakan unit desain yang harus ada disetiap deskripsi desain VHDL. Level teratas dari desain disebut top-level entity. Sebuah entity VHDL menunjukkan nama entityport entity, dan informasi lainnya yang terkait dengan entity. Semua desain yang dibuat dapat menggunakan satu atau lebih entity.

·         Architecture

Architecture menggambarkan fungsi yang mendasari entity dan mengandung pernyataan model behavior dari suatu entity. Sebuah architecture selalu dikaitkan dengan sebuah entity dan lebih dari satu architecture per entity dibolehkan.

·         Configuration

Configuration merupakan daftar bagian untuk suatu desain. Deklarasi configuration sifatnya selalu optional meskipun deskripsi desain yang dibuat sangat kompleks.

·         Package

Sebuah package merupakan kumpulan dari jenis data yang umum digunakan dan subprogram yang digunakan dalam desain. Hal ini dapat dianalogikan sebagai sebuah toolbox yang berisi beberapa tool yang digunakan untuk membangun suatu desain.

·         Process

Process adalah bagian paling dasar dalam VHDL untuk melakukan pengeksekusian. Semua deskripsi VHDL pengoperasiannya ditampilkan dalam simulasi, dan prosesnya dapat dipisahkan ke dalam satu proses atau banyak proses.

Selasa, 20 Juli 2021

PENGETAHUAN DASAR PLC

 1.1 Pengertian PLC

PLC adalah singkatan dari Programmable Logic Controller atau jika diartikan dalam bahasa Indonesia adalah Pengendali Logika Yang Bisa Diprogram. Untuk lebih jelasnya, mari kita ingat-ingat pelajaran kelistrikan di semester 2, pada pelajaran kelistrikan, ketika kita ingin membuat suatu pengendali motor, maka kita harus merangkai kabel kesini dan kesitu, kontaktor ini dihubungkan dengan kontaktor itu dan seterusnya. Akan tetapi jika kita menggunakan PLC, kita hanya merangkai rangkaian dasar saja lalu kita dapat mengubah kendali suatu motor hanya dengan mengganti program. Tidak perlu mengganti hardware secara keseluruhan. Gambar 1 menunjukkan bentuk-bentuk PLC dari beberapa merk terkemuka.
clip_image001
Gambar 1.1 Bentuk – Bentuk PLC
Pada PLC, terdapat 3 komponen utama yaitu input, CPU (Central Processing Unit), dan Output.
 
1.2 Input Output pada PLC
Semua sistem, pasti ada input dan ada output. Input adalah masukan, sedangkan output adalah keluaran. Input pada PLC bisa berupa saklar, tombol, sensor dan sebagainya. Output pada PLC bisa berupa motor, kontaktor, lampu dan sebagainya.
Pada PLC merk apapun, letak terminal input selalu terpisah jauh dengan letak terminal output. Hal ini ditujukan untuk mempermudah merangkai dan memperkecil terjadinya kesalahan merangkai. Contoh jika terminal input diletakkan di bagian atas PLC, maka terminal output diletakkan di bagian bawah PLC tersebut. Ada juga merk PLC yang input outputnya terpisah, yaitu terdapat modul tambahan khusus input dan modul tambahan yang lain untuk output. Contoh PLC yang memisahkan antara modul input dan modul output adalah PLC Siemens S-300.
clip_image002
Gambar 1.2 Peletakan Terminal Input dan Output pada PLC Zelio
 
Pada gambar 2 dapat dilihat bahwasanya pada PLC zelio, terminal input berada di atas, sedangkan terminal output berada di bagian bawah. Sekali lagi pemisahan letak terminal ini bertujuan untuk memudahkan pengguna dalam merangkai dan menganalisis rangkaian jika terjadi kesalahan hardware pada sistem.
 
1.3 Wiring Diagram PLC Zelio
Untuk bisa menggunakan PLC, PLC tersebut harus dirangkai sesuai dengan ketentuan dan karakteristik PLC masing-masing merk. Pada PLC zelio, gambar rangkaiannya adalah sebagai berikut:
clip_image003

Gambar 1.3 Wiring Diagram PLC Zelio
 
Berdasarkan gambar 3, diketahui bahwa pada PLC zelio, masukannya membutuhkan tegangan positif agar dapat bekerja sehingga saklar yang menuju I1, i2 .. In dihubungkan dengan positif. Sedangkan keluaran pada PLC zelio bisa dihubungkan dengan positif maupun negatif seperti halnya saklar. Gambar 1.4 menunjukkan bagaimana konfigurasi terminal output secara sederhana pada PLC Zelio
clip_image005
Gambar 1.4 Konfigurasi Terminal Output Zelio Secara Sederhana
Dari gambar 4 dapat diketahui bahwa sebenarnya pada terminal keluaran PLC zelio hanya dihubungkan seperti saklar. Jadi jika ingin memberikan beban pada keluaran maka cara merangkainya sama dengan merangkai sebuah saklar pada suatu beban.
clip_image007
Gambar 1.5 Konfigurasi Beban Dengan Common Positif
 
Pada gambar 1.5, common salah satu terminal output dihubungkan dengan positif, sedangkan terminal lainnya dihubungkan ke beban. Konfigurasi seperti gambar 1.5 disebut dengan konfigurasi common positif. Bandingkan gambar 1.5 tersebut dengan gambar 1.6 berikut:
clip_image009
Gambar 1.6 Konfigurasi Beban Dengan Common Negatif
 
Pada gambar 1.6, salah satu terminal dihubungkan ke negatif sedangkan pada terminal yang lain dihubungkan ke beban. Konfigurasi seperti pada gambar 1.6 disebut dengan konfigurasi common negatif. Salah satu keuntungan dari konfigurasi terminal output pada Zelio yang hanya seperti saklar, PLC tersebut dapat dihubungkan dengan beban dengan tegangan yang bervariasi, tidak harus 24 Volt seperti tegangan sumber. Terminal output pada PLC zelio dapat dialiri tegangan bahkan hingga 220 Volt tergantung tipe PLC tersebut (baca datasheet)
 
1.4 Datasheet PLC Zelio SR2B201BD
Berdasarkan pada gambar 1.10, diketahui bahwa data PLC Zelio tipe SR2B201BD adalah sebagai berikut:
Tegangan Kerja : 24 VDC
Input Digital : 6 Unit
Input Analog : 6 Unit
Output Relay : 8 Unit
Screen : Yes (Terdapat Layar Pada PLC Untuk Memonitor Program)
Clock : Yes (Mempunyai Fasilitas Clock)
clip_image011
Gambar 1.7 PLC Zelio SR2B201BD
1.5 Software Compiler PLC Zelio
Software Compiler PLC Zelio adalah ZelioSoft. Gambar 1.8 menunjukkan tampilan awal dari program zeliosoft
clip_image013
Gambar 1.8 Tampilan Awal Program Zelio Soft
 
Untuk mencapai tampilan utama, langkah-langkahnya adalah sebagai berikut:
1. Bukalah program zeliosoft
2. Klik Create New Program
clip_image015
Gambar 1.9 Kotak Dialog Awal
 
3. Pilih Jenis PLC yang akan digunakan. Contoh pada modul ini adalah PLC Zelio tipe SR2B201BD kemudian klik tombol Next.
clip_image017
Gambar 1.10 Kotak Dialog Pemilihan PLC
 
4. Pilih tipe ekspansi yang mungkin akan dipasang. Ekspansi adalah penambahan jumlah Input dan Output jika terminal pada PLC masih kurang.
clip_image019
Gambar 1.11 Kotak Dialog Ekspansi
 
Jika ingin menambah ekspansi, klik Add lalu Next. Jika tidak ingin menambah jumlah I / O, langsung saja klik tombol next
5. Pilih jenis bahasa pemrograman yang akan digunakan. Pada PLC Zelio SR2B201BD, terdapat dua tipe pemrograman yaitu dengan menggunakan ladder dan dengan menggunakan Function Block Diagram. Secara default program akan memilih ladder, jadi pada kotak dialog ini bisa langsung diklik next.
clip_image021
Gambar 1.12 Kotak Dialog Bahasa Pemrograman
 
6. Setelah diklik next maka akan muncul tampilan seperti gambar 1.13
clip_image022
Gambar 1.13 Tampilan Utama Zelio Soft
 
Pada tampilan utama seperti yang ditunjukkan gambar 1.13 itulah program ditulis. Penulisan program pada zelio soft sangat mudah sekali karena tinggal mengambil fungsi dari bawah lalu menariknya dan meletakkannya di kotak-kotak yang tersedia. Semua fungsi-fungsi untuk pemrograman terdapat di bagian bawah software.
clip_image024
Gambar 1.14 Tata Letak Fungsi – Fungsi Program
 
Tabel 1 menunjukkan fungsi-fungsi dari beberapa item yang sering digunakan pada saat memrogram.
Tabel 1 Fungsi-Fungsi pada Zelio Soft
No.SimbolFungsi
1.clip_image025Saklar / Masukan
2.clip_image026Tombol / Masukan
3.clip_image027Alamat Memori
4.clip_image028Output
5.clip_image029Timer
6.clip_image030Counter
7.clip_image031Digital Comparator
8.clip_image032Analog Comparator
9.clip_image033Clock




2.1 Logika OR
Secara bahasa, OR berarti "Atau". Secara makna, OR berarti jika salah satu input bernilai aktif maka output akan juga akan aktif. Tabel 2.1 adalah table kebenaran dari logika OR
Table 2.1 Logika OR
Input 1Input 2Output
000
011
101
111

 
Pada PLC Zelio, program OR ini dapat dibuat seperti pada gambar 2.1
clip_image035
Gambar 2.1 Ladder Diagram OR
 
Penjelasan dari gambar tersebut adalah jika I1 tersambung maka Q1 akan menyala, jika I2 tersambung maka Q1 akan menyala, jika I1 dan I2 tersambung bersamaan maka Q1 akan menyala dan jika I1 dan I2 tidak tersambung maka Q1 akan mati. Untuk lebih jelasnya mari kita lihat gambar 2.2
clip_image037
Gambar 2.2 Urutan Penyalaan Logika OR
 
Pada gambar 2.2, warna merah mengindikasikan bahwa output tersebut sedang bekerja (menyala) sehingga dapat diambil kesimpulan bahwa pada logika OR, output akan menyala jika salah satu atau kedua masukannya aktif.
2.2 Logika AND
Pada logika AND, output akan aktif jika semua masukannya aktif. Table 2.2 menunjukkan table kebenaran dari logika AND
Tabel 2.2 Tabel Kebenaran AND
Input 1Input 2Output
000
010
100
111

Menurut table kebenaran tersebut, output akan aktif jika hanya semua masukan aktif. Jika dirubah dalam bentuk ladder, maka bentuknya adalah seperti gambar 2.3
clip_image039
Gambar 2.3 Ladder Diagram AND
Agar lebih jelas dalam memahami logika AND pada ladder, perhatikan gambar 2.4
clip_image041
Gambar 2.4 Urutan penyalaan Logika AND
 
Dari gambar 2.4 diketahui bahwa jika I1 dan I1 tidak aktif bersama maka output tidak akan aktif. Akan tetapi jika I1 dan I2 aktif bersama maka output akan aktif.
2.3 Logika NOT
Secara Bahasa, NOT berarti tidak. Pada PLC Zelio, NOT berfungsi untuk membalik logika. Misalkan ada sebuah tombol dan sebuah lampu. Secara normal lampu akan menyala jika tombol ditekan dan mati saat tombol tidak ditekan. Jika menggunakan logika NOT, maka lampu akan mati saat tombol ditekan dan akan menyala saat tombol tidak ditekan. Bentuk programnya adalah sebagai berikut:
clip_image043
Gambar 2.5 Penyalaan Lampu Secara Normal

clip_image045
Gambar 2.6 Penyalaan Lampu Menggunakan Logika NOT
 
Pada dasarnya, jika ingin menggunakan logika NOT, kita hanya mengubah kontaknya dari NO (Normally Open) menjadi NC (Normally Close). Pada zelio, untuk mengubah kontak dari NO menjadi NC cukup dengan mengeklik kontak yang ingin dipindah posisinya kemudian tekan spasi pada keyboard.
2.4 Timer
Hampir di semua PLC, pasti ada fasilitas Timer. Pada zelio, terdapat fasilitas timer dengan 11 karakteristik yang berbeda. Secara umum, cara memrogram Timer adalah sebagai berikut:
1. Drag I1 menuju atas.
clip_image048
Gambar 2.7 Contoh Langkah Mengoperasikan Timer
 
2. Masukkan Timer ke dalam kotak Coil
clip_image051
Gambar 2.8 Masukkan Timer
 
Saat pilihan timer di-klik, muncul 3 pilihan timer. Pilihan tersebut adalah T1, T dan R seperti yang ditunjukkan gambar 2.9
clip_image054
Gambar 2.9 Kotak Pilihan Timer
 
Berikut adalah fungsi dari masing-masing pilihan tersebut:
a.T1T dengan diikuti angka atau timer di belakangnya, berfungsi sebagai kontak. Kontak tersebut bisa dirubah menjadi NC atau NO sesuai dengan kebutuhan
b.TT (tanpa diikuti huruf maupun angka) adalah set timer
c.RR adalah kependekan dari Reset. Berfungsi untuk mereset timer kembali ke keadaan semula

3. Rangkailah Lampu Q 1 seperti gambar 2.10
clip_image056
Gambar 2.10 Ladder Diagram Timer
 
4. Klik 2x pada "TT1" kemudian pilih jenis timer yang diinginkan. Terdapat 11 pilihan timer pada zelio. 11 pilihan tersebut adalah:
a. Timer On Delay
clip_image058
Gambar 2.11 Timer On Delay
Pada timer On Delay, Output akan aktif setelah beberapa waktu. Jika dibandingkan dengan gambar 2.10, Output Q1 akan menyala jika I1 ditekan selama beberapa waktu.
b. Timer On Delay (Start / Stop)
clip_image060
Gambar 2.12 Timer On Delay (Start/Stop)
Pada timer on delay (start / stop) output akan aktif beberapa waktu setelah "Set" ditekan 1 kali. Untuk mematikan output, timer harus direset. Jadi pada timer jenis ini harus ada 2 masukan yaitu masukan untuk set dan masukan untuk reset.
c. Timer Off Delay
clip_image062
Gambar 2.13 Timer Off Delay
Pada timer Off Delay, output akan aktif saat ada input dan akan mati beberapa waktu setelah input tidak aktif.
d. One Pulse One Shot
clip_image064
Gambar 2.14 One Pulse One Shot

Pada timer jenis ini, jika input aktif sesaat saja, output akan aktif selama beberapa waktu kemudian akan mati.
e. Timing After Pulse
clip_image066
Gambar 2.15 Timing After Pulse

Pada timer jenis after pulse, output akan aktif selama beberapa waktu setelah input tidak aktif. Contoh pada gambar 2.11 saat input aktif, timer tidak akan aktif. Tapi saat input berpindah posisi dari aktif menjadi tidak aktif, maka timer akan mulai bekerja selama beberapa waktu yang ditentukan.
f. Symmetrical Flashing
clip_image068
Gambar 2.16 Symmetrical Flashing
Pada timer jenis ini, output akan berkedip selama ada input. Waktu jeda antara aktif dan tidak aktif adalah sama, jika aktifnya 2 detik, maka mati juga 2 detik begitu seterusnya. Waktu jeda ditentukan sendiri oleh pemrogram.
g. Symmetrical Flashing, Start / Stop On Pulse
clip_image070
Gambar 2.17 Symmetrical Flashing, Start / Stop On Pulse
Pada dasarnya symmetrical Flashing, Start / Stop On Pulse adalah sama dengan timer symmetrical flashing seperti pada gambar 2.16. Akan tetapi perbedaannya adalah pada masukannya. Jika pada symmetrical Flashing output akan aktif saat input aktif, maka pada symmetrical flashing start / stop on pulse ini output akan aktif saat set dipicu, dan akan mati saat reset dipicu. Jadi terdapat 2 masukan pada timer ini yaitu masukan set dan reset.
h. Time On Addition
clip_image072
Gambar 2.18 Time On Addition

Pada timer jenis ini, jika kita memrogram agar output aktif selama input-nya aktif dalam waktu 5 detik maka inputnya akan bertambah selama reset tidak ditekan. Begini maksudnya. Output diatur agar aktif saat input ditekan selama 5 detik, jika kita menekan hanya satu detik maka terdapat 4 detik tersisa. Selama reset belum ditekan maka output akan aktif selama 4 detik tersisa tersebut. Jika dalam 4 detik tersebut kita menekan input hanya 2 detik, maka untuk menyalakan output kita membutuhkan 2 detik sisanya tersebut.
i. On Delay Off Delay
Pada timer jenis ini, output akan aktif beberapa waktu setelah input ditekan dan akan mati beberapa waktu setelah input tidak aktif. Jadi terdapat waktu untuk aktif, dan waktu untuk mati. Kedua waktu tersebut bisa diatur berbeda karena terdapat tA untuk mengatur waktu aktif, dan tB untuk mengatur waktu mati.
clip_image074
Gambar 2.19 On Delay Off Delay
j. Control Held Down asynchronously
clip_image076
Gambar 2.20 Control Held Down Asynchronously
Pada dasarnya, timer jenis ini sama dengan symmetrical flashing pada gambar 2.16, akan tetapi waktu antara menyala dan mati pada timer ini bisa dibedakan.
k. Control Held Down Asynchronously (Start / Stop)
Timer jenis ini sama dengan timer pada gambar 2.20, hanya saja perlu tombol set untuk menyalakan dan tombol reset untuk mematikan.
clip_image078
Gambar 2.21 Control Held Down Asynchronously (Start / Stop)
5. Jika salah satu dari 11 jenis timer ini sudah dipilih, aturlah nilai timernya.
clip_image081
Gambar 2.22 Kotak Pengaturan Timer
Terdapat 5 pilihan pada kotak Unit. Pilihan tersebut adalah:
sBerfungsi memberi satuan millisecond pada nilai yang dimasukkan
SBerfungsi memberi satuan second pada nilai yang dimasukkan
M : SBerfungsi memberi satuan Menit dan Detik pada nilai yang dimasukkan
H : MBerfungsi memberi satuan jam dan menit pada nilai yang dimasukkan
HBerfungsi memberi satuan jam pada nilai yang dimasukkan

6. Jika langkah ke-5 sudah selesai, klik OK dan selesailah memrogram timernya.
 

2.5 Counter
Jika diterjemahkan ke dalam bahasa Indonesia, counter berarti penghitung. Demikian juga dengan counter pada PLC. Pada PLC, counter difungsikan untuk menghitung siklus suatu sistem misalkan berapa banyak benda yang melewati sebuah konveyor, atau berapa kali PLC menggerakkan pneumatic untuk menutup botol dan sebagainya.
Gambar 2.23 menunjukkan pilihan ketika fasilitas counter disorot.
clip_image083
Gambar 2.23 Pilihan-Pilihan Pada Fasilitas Counter
C1C dengan diikuti angka atau huruf di belakangnya adalah merupakan suatu kontak.
CC tanpa diikuti angka atau huruf di belakangnya adalah koil (Set Counter)
DD berfungsi untuk counter Down
RR adalah Reset, berfungsi untuk mengembalikan counter ke dalam nilai awal.

Langkah-langkah dasar untuk membuat counter adalah sebagai berikut:
1. Buatlah ladder diagram seperti gambar 2.24
clip_image085
Gambar 2.24 Ladder Diagram Awal
Pada gambar 2.23 terdapat ladder diagram awal untuk membangun sebuah counter. Jika ladder yang dibuat hanya seperti apda gambar 2.23 saja, maka itu hanya mengaktifkan counter tanpa mengeluarkannya ke dalam output.
2. Buatlah Ladder Diagram Selanjutnya Untuk Mengeluarkan Counter ke Output.
clip_image087
Gambar 2.25 Ladder Diagram Counter Untuk Menyalakan Output Q1
Gambar 2.25 merupakan ladder diagram dasar dari counter. Untuk selanjutnya pada sistem-sistem tertentu ladder diagram tersebut dapat dikembangkan sendiri.
3. Atur Nilai Counter
Aturlah berapa kali counter tersebut menghitung dengan mengeklik 2 kali pada CC1 sehingga keluar kotak dialog seperti gambar 2.26. Kemudian berilah nilai pada kotak "Pulses"
clip_image090
Gambar 2.26 Kotak Dialog Pengaturan Counter

4. Jika nilai sudah diatur, klik OK dan selesailah memrogram counternya